Sécurité et Architecture Risc-V

Contexte

Selon William Li, analyste chez Counterpoint, le marché mondial de l’IP des semiconducteurs approche d’un point d’inflexion alors que le contenu en semiconducteurs dans une solution s’accroît, avec un besoin d’une approche diversifiée et ouverte à travers le calcul, la mémoire, la sécurité et d’autres architectures. Cette demande est principalement tirée par la croissance d’applications avancées telles que les appareils intelligents compatibles avec l’IA, les communications 5G, le calcul haute performance (HPC) et les voitures autonomes.

La technologie Risc-V pose un certain nombre de défis mais offre aussi de nombreuses opportunités de collaboration entre le monde de la recherche et l’industrie.

Cette conférence prévue le 16 Mai 2024 à l’Auditorium du Campus Cyber, est principalement dédié à la sécurité des architectures Risc-V. Elle fournira aux acteurs du domaine l’opportunité d’exposer leur vision des principaux enjeux, les initiatives mises en place pour accompagner l’émergence de ce marché et d’identifier les éléments principaux d’une vision partagée. Le PTCC (programme de transfert au campus cyber) a dans ses objectifs le financement de projets de transfert de la recherche vers l’industrie et cet évènement pourrait permettre d’explorer des synergies entre chercheurs et industriels.

 13h30 : Etat de l’Art sur le Risc-V
Olivier Sentieys, Directeur de recherche, Inria

14h00 : RISC-V, Point de vue d’un industriel
Jérôme Quevremont, Responsable Risc-V et Open hardware, Thales
Jean-Roch Coulon, Architecte de processeur Risc-V, Thales

14H30 : RISC-V, PEPR Cybersécurité – ARSENE

14h30 : Méthodes et outils pour la conception et le déploiement d’une implémentation RISC-V sécurisée
David Hely, Professeur, Grenoble INP, LCIS

15h00 : Vers des processeurs d’applications RISC-V intrinsèquement sécurisés 
Olivier Savry, Expert en sécurité des systèmes embarqués, CEA

15h30 : Pause Networking

16h00 : RISC-V, Sécurité des objets
Serge Maginot, Président, Tiempo Secure

16h30 : Enjeux techniques pour la sécurisation des composants au travers de RISC-V  
Eric Saliba, Chef de la division scientifique et technique, ANSSI

17h00 : RISC-V, Gouvernance et futur industriel
Emmanuel Gureghian, Responsable laboratoires systèmes embarqués critiques, Thales
Thierry Lelégard, Responsable de la sécurité des plateformes, SiPearl
Sylvain Mousset, Chef du Bureau Technologies et Innovation, ANSSI
Marion Andrillat, Responsable des Partenariats Industriels, CEA  LETI
Jean-Eric Michallet, Chargé de mission électronique, DGE

17h45 : Conclusion & Clôture
PTCC  &  ANSSI